A Synopsys és a TSMC agentikus AI-val gyorsítja a chiptervezést

Tanúsított folyamatok a TSMC A14 technológiájához

A Synopsys szeptember 23-i közleménye szerint a két vállalat olyan megoldásokon dolgozik, amelyek az AI-rendszerek és a nagy teljesítményű számítástechnikai alkalmazások egyre összetettebb tervezési feladatait kezelik. Az együttműködés az AI-alapú elektronikai tervezési automatizálásra, a többfizikás ellenőrzésre, a több lapkát használó rendszerek tervezésére, valamint a TSMC legújabb gyártási és tokozási technológiáira terjed ki.

A vállalatok közlése alapján a Synopsys digitális és analóg tervezési folyamatokat is tanúsított a TSMC A14 technológiájához. A folyamat az implementációtól az ellenőrzésig egységes módszertant kínál, amely a tervezési konvergencia gyorsítását célozza. Analóg tervezésben a vállalatok az eszközök útvonaltervezésének támogatásán dolgoznak, ami a Synopsys szerint fontos lépés az automatizált analóg elrendezés és útvonaltervezés fejlesztésében.

Agentikus AI a digitális, analóg és multi-die tervezésben

Az együttműködés egyik központi eleme az agentikus AI használata a mérnöki munkafolyamatok automatizálására. A Synopsys Custom Compiler az analóg tervek migrációját gyorsítja, míg a Fusion Compiler nagy nyelvi modellekre épülő elemzést használ a termelékenység javítására.

A több lapkából álló rendszerek esetében a Synopsys 3DIC Compiler platformjához új, agentikus AI-alapú chiplet-elrendezési és közös optimalizálási folyamat készült. Ez az összetett padlótervezési feladatok automatizálását és a tervezési konvergencia gyorsítását célozza, a TSMC 3DFabric technológiáinak támogatásával.

Michael Buehler-Garcia, a Synopsys alelnöke szerint az AI-rendszerek méretének és összetettségének növekedésével az ügyfeleknek olyan bizonyított IP-kre, intelligens tervezési megoldásokra és fejlett tokozási módszerekre van szükségük, amelyek együttműködnek. A közlemény szerint a vállalat közös fejlesztései a szilíciumtól a rendszerig terjedő együtttervezést támogatják.

CoWoS, COUPE és a következő generációs IP-k

A Synopsys 3DIC Compiler platformja a közlemény szerint lehetővé teszi az integrált feszültségszabályozók, vagyis az IVR-ek közös tervezését és szimulációját a TSMC CoWoS technológiáján. Az IVR-ek a több lapkát használó rendszerek energiahatékonyságának és tápellátási integritásának javításában tölthetnek be szerepet.

A két vállalat a TSMC COUPE technológiáján megvalósuló, tokozásba integrált optikai összeköttetések fejlesztését is támogatja. Az integrált fotonikai és elektronikai tervezési folyamat a 3DIC-megvalósítást, a többfizikás elemzést és az optimalizálást kapcsolja össze. A cél az összetett, több lapkás rendszerek optikai összeköttetéseinek fejlesztése és ellenőrzése.

A Synopsys a TSMC fejlett gyártási technológiáihoz illesztett Interface, Foundation és Silicon Lifecycle Management IP-k portfólióját is bővíti. A közlemény szerint az N2P technológián többek között PCIe 7.0, HBM4, LPDDR6, LPDDR5X és LPDDR5, 224G Ethernet PHY, UCIe, OTP, valamint fejlett folyamat-, feszültség- és hőmérséklet-figyelő IP-khez kapcsolódó engedélyezési és tape-out mérföldköveket értek el.

Mit jelent ez a fejlesztőknek?

A bejelentés alapján a Synopsys és a TSMC olyan eszközláncot épít, amely a fejlett gyártástechnológiák, a több lapkás felépítés, a nagy sebességű összeköttetések és az AI-alapú automatizálás közös használatát támogatja. Ez az AI-, HPC-, adatközponti, peremhálózati és fizikai AI-rendszereken dolgozó ügyfelek számára a tervezési folyamatok összehangolását és a komplex feladatok nagyobb fokú automatizálását célozza.

A TSMC szerint az Open Innovation Platform ökoszisztéma partnereivel végzett munka a mesterséges intelligencia és a nagy teljesítményű számítástechnika növekvő igényeire reagál. Aveek Sarkar, a TSMC ökoszisztéma- és szövetségkezelési részlegének igazgatója szerint a Synopsys tanúsított EDA-megoldásai és szilíciumon bizonyított IP-portfóliója a TSMC gyártási és tokozási fejlesztéseivel együtt a teljesítmény, az integráció és az energiahatékonyság javítását szolgálja.