A Samsung 400 réteg fölé emelte a 3D NAND technológiát

Az AI-infrastruktúrához tervezett NAND

A Samsung 2026. augusztus 31-én bemutatott V10 BV-NAND technológiáját a nagy teljesítményű, nagy kapacitású és energiahatékony adattárolás iránti növekvő igényekre válaszul fejlesztette. A vállalat szerint az AI-rendszerek által létrehozott és feldolgozott adatmennyiség gyors növekedése nagyobb kapacitást, magasabb I/O-sávszélességet és jobb energiahatékonyságot követel meg.

A V10 a Samsung 3D Bonded-VNAND architektúrájára épül, és több mint 400 word line-t használ. A bitűrűség az előző generációhoz képest több mint 58 százalékkal nőtt, az I/O-sebesség pedig meghaladja a 4,8 Gb/s értéket, ami több mint 33 százalékos javulást jelent. A Samsung emellett több mint 25 százalékos fogyasztáscsökkenésről számolt be.

A gyártó a V10-et többek között az AI-infrastruktúrához szükséges, ultra nagy kapacitású, 128 TB-os SSD-k és a következő generációs PCIe Gen7 SSD-k lehetséges NAND-megoldásaként említi. A tervezési célok között adatközpontok, személyi számítógépek, mobileszközök és peremhálózati AI-rendszerek támogatása is szerepelt.

Háromrétegű HARC Merge és wafer bonding

A Samsung fejlesztői szerint a V10 egyik fontos újítása a fejlett, háromrétegű HARC Merge technológia. A High Aspect Ratio Merge eljárást Multi Hole és Zero Dummy Hole technológiákkal kombinálták. A vállalat állítása szerint ez tette lehetővé a több mint 400 word line-t tartalmazó V-NAND-architektúrát, miközben javult a gyártási hatékonyság és a termékminőség.

A fejlesztés másik kulcseleme a Wafer Bonding technológia. Ennek során a cellákat és a perifériás áramköröket külön lapkákon alakítják ki, majd a két lapkát összekötik. A Samsung szerint ezzel maximalizálható a perifériás eszközök teljesítménye, amelyet áramköri tervezéssel együtt használva magas teljesítmény és alacsony fogyasztás érhető el.

Az I/O-teljesítmény növeléséhez a vállalat saját Pin-ODT technológiáját is alkalmazta. A Samsung szerint ez a Separate Command and Address működést javítja, és több mint 75 százalékkal növeli az I/O-hatékonyságot. A nagy sebességű adatátvitelnél fellépő jelközi interferencia mérséklésére DFE és RDCA technológiákat használtak.

Alacsonyabb fogyasztás és nagyobb integráció

A V10 fogyasztáscsökkentését alacsony fogyasztású áramköri kialakítással, a perifériás áramkörök VCC tápfeszültségének csökkentésével és e-PIN architektúrával támogatták. A word line-ok töltéséhez és kisütéséhez szükséges energia mérséklésére külön vezérlési megoldásokat vezettek be. A nagy sebességű I/O-működésnél a PI-LTT technológia csökkenti a csatornafeszültséget.

A több mint 400 réteg integrálása jelentős fizikai és tervezési kihívásokat okozott. A Samsung mérnökeinek a perifériás áramköröket úgy kellett elhelyezniük, hogy azok az alsó részen teljes egészében elférjenek a felső cellatömb által lefedett területen. A vállalat ezt Full Capping kialakításként írja le.

A word line-ok számának növekedése a kapacitást is növeli, ami magasabb fogyasztáshoz, alacsonyabb teljesítményhez és romló cellamegbízhatósághoz vezethet. A Samsung ezért Multi-Stack vezérlési technikát fejlesztett. A cég szerint ez írás közben több mint 70 százalékkal csökkenti a nem kiválasztott stackek word line-jaira jutó feszültséget, és 4 százalékos bit-hibaarány-javulást eredményezett.

A V10 elismerése azt mutatja, hogy a Samsung a nagy rétegszámú NAND fejlesztését az AI-hoz kapcsolódó tárolási igények egyik lehetséges alapjaként kezeli. A bemutatott műszaki adatok és célalkalmazások alapján a vállalat a nagy kapacitású SSD-k mellett többféle eszközkategóriában is alkalmazható megoldásként pozicionálja a technológiát.