A Samsung új 3D-memória-architektúrákat mutatott be az AI számára

Függőlegesen egymásra épített memória és gyorsabb adatfeldolgozás

A Samsung augusztus 5-én közzétett közleménye szerint a Santa Clarában megrendezett FMS 2026-on az AI-infrastruktúra következő generációjához kapcsolódó memóriafejlesztéseit mutatta be. A rendezvényen körülbelül 30 memória- és tárolástechnológiát állított ki, köztük a zHBM és a zNAND-O koncepciómodelleket.

A zHBM a hagyományos elrendezéstől eltérő memóriaarchitektúra. Ebben a HBM közvetlenül az AI-gyorsító fölé kerül, ahelyett hogy a processzor mellett helyezkedne el. A Samsung szerint a rövidebb adatút nagyobb sávszélességet és jobb energiahatékonyságot tehet lehetővé, ami a nagy léptékű AI-tanítás és következtetés számítási igényeihez lehet fontos.

A vállalat állítása szerint a zHBM-et használó következő generációs interfészrendszer körülbelül nyolcszoros teljesítményt nyújthat a HBM5-höz képest. Az új wafer bonding technológiával a memória sűrűsége a HBM5-höz viszonyítva több mint tízszeres lehet, miközben az energiahatékonyság háromszorosára javulhat, a hőellenállás pedig több mint felével csökkenhet. A megoldás ügyfélspecifikus kialakításokat is támogat, így egyedi IP integrálható a memória és az AI-gyorsító közötti rétegbe.

Több mint 400 rétegű V10 BV-NAND

A Samsung bemutatta a Bonding V-NAND architektúrára épülő V10 BV-NAND-et is. A vállalat ezt az iparág első, wafer bonding technológiával megvalósított megoldásaként ismertette. A memória több mint 400 réteget tartalmaz, és a Samsung szerint nagyobb teljesítményt, jobb energiahatékonyságot, valamint magasabb tárolási sűrűséget kínálhat a jövőbeli AI-rendszerek számára.

A memóriachipek wafer bonding technológiával történő egymásra építésével a Samsung körülbelül 58 százalékkal növelte a memóriasűrűséget az előző generációhoz, a V9-hez képest. A V10 BV-NAND a korábbi generációhoz viszonyítva az olvasási, írási és I/O-teljesítményt is javítja.

A zNAND-O a V-NAND technológiára épülő, nagy teljesítményű NAND-architektúra. Négy- és nyolcrétegű változatban készül, és a helyhatékony kialakítást, a javított I/O-teljesítményt, valamint az alacsony késleltetést kombinálja. A Samsung ezt elsősorban olyan peremhálózati AI-környezetekhez optimalizálta, ahol valós idejű, nagy adatigényű alkalmazások futnak.

HBM4E, HBM5 és memórián belüli feldolgozás

A bemutatott útiterv a DRAM-ot, a NAND-ot és a vállalati tárolókat is lefedi. A Samsung kiemelte a HBM4E-t, a HBM5-öt, az LPDDR5X-PIM-et, valamint a PM1763 és BM1773 vállalati tárolómegoldásokat.

A vállalat közlése szerint februárban megkezdte a HBM4 tömeggyártását 1c DRAM és 4 nanométeres alaplapka-technológiával, májusban pedig elsőként kezdett HBM4E-mintákat szállítani globális ügyfeleknek. A kiállításon az LPDDR5X-PIM-et is bemutatta, amely a Samsung szerint az iparág első, feldolgozás a memóriában technológiát alkalmazó LPDDR-memóriája. A megoldás magában a memóriában végez adatfeldolgozást, így hatékonyabbá teheti az adatmozgatást és csökkentheti az energiaigényt.

A Samsung a teljes fejlesztési és gyártási folyamatot lefedő, egyablakos szolgáltatási stratégiát is hangsúlyozta. A vállalat szerint a memória, a bérgyártás és a fejlett tokozás együttes képességei lehetővé teszik a terméktervezéstől a tömeggyártásig tartó integrált fejlesztést. Ez rövidebb fejlesztési ciklusokat és optimalizált teljesítményt, valamint energiahatékonyságot céloz az AI-chipmegoldásoknál.